先進パッケージング:ヘテロジニアスインテグレーションでムーアの法則を超越する

HPC

2022-03-24更新

  • twitter
  • facebook
  • line

筆者:AMDアドバンスパッケージリーダー・上席研究員:Raja Swaminathan

AMDがチップレットを活用したアーキテクチャーに移行したことで、CPU/GPUロードマップが推進され、新しい先進パッケージング技術で可能となった次世代のダイ間相互接続スキーマが大活躍しています。多様な製品セグメントでダイ間相互接続を可能にするために、多数のパッケージアーキテクチャーが存在します。例えば、マルチチップ・モジュール(MCM)、2D-有機再配線層(RDL)基盤のアーキテクチャー(モバイル市場ではInFOやFocosなど)、2D-Siliconベースのアーキテクチャー(AMDのSiインターポーザや高性能コンピューティングで使用するインテルのEMIBなど)、3Dアクティブオンアクティブシリコンスタッキング(主な例はIntelのFoverosおよびAMDの3Dチップアーキテクチャ)などがあります。しかし、チップレットパッケージアーキテクチャーは、汎用的なアプローチではなく、むしろ製品ごとの特定の性能、消費電力、面積、およびコスト要件に基づいて選ばれています。

AMDのパッケージング技術への投資と革新は、長期にわたり複数のテクノロジーを組み合わせて模索してきたものです。AMDは2015年に高帯域幅メモリ(HBM)と2.5Dシリコンインターポーザ技術をGPU市場に導入し、小型フォームファクタ[i]で業界最高のメモリ帯域幅を実現しました。その後、2017年にはデータセンターやPC市場でのコンピューティングのパフォーマンス目標を新たに設定し、MCMパッケージングを導入しました。2019年には、同一パッケージ内でコアとIOに異なるプロセスノードを使用して、業界初のチップレットベースの技術を導入。これにより、パフォーマンスと機能が大幅に向上しましたた。Computex 2021では、社長兼CEOのLisa Su博士が、先進パッケージのング限界を押し上げるAMDのたゆまぬ取り組みの次の大きな一歩として3Dチップレットを発表しました。TSMCと協力して生み出されたこのアーキテクチャーでは、AMDのチップレットパッケージングとダイスタッキングと組み合わせ、将来のハイパフォーマンスコンピューティング製品用の3Dチップレットアーキテクチャーを開発しました。

AMDは、業界初のハイブリッド接合およびSi貫通電極(TSVs)アプローチを採用。TSVsは、AMD 2Dチップレットの200倍以上の相互接続密度を備え、既存のインテル3Dスタッキングソリューションと比較して15倍以上の密度を備えています[1]。これにより、AMDのIPブロックをより効率的かつ高密度に統合できるようになります。ダイ間インターフェイスは、はんだバンプ等を一切使用せず銅対銅結合を直接使用します。このアプローチによって、他の3次元アプローチよりトランジスター密度と相互接続ピッチが大幅に向上します。これは世界で最も柔軟性の高いアクティブオンアクティブシリコンスタッキング技術と言えます。これらの小型Si貫通電極および直接銅対銅接続により、この技術で、競合するマイクロバンプ3Dアプローチの信号あたりの消費電力の3分の1未満[2]で、合計SRAM/CCD帯域幅の2TB/秒を実現。AMDの3Dチップレットアーキテクチャーは、銅対銅の直接ハイブリッド接合技術と、ダイ間通信用のTSVを使用し、シリコンの最小領域で最高の帯域幅を実現するよう綿密に設計されています。また、アーキテクチャーとシリコンのフロアプランは、最適な熱性能を実現するように設計。例えば、AMDは、コアデバイス(CCD)上のSRAMセル上で3D 64MB SRAMを設計し、熱密度を低く(L3若干超える程度)維持し、CCD上でのオーバーラップを回避しました。また、高密度コアやCCDから熱を逃がす構造シリコンも可能にし、それによって、3Dチップレットスタッキングを熱に優しい方法で実現する方法を示しています。この革新的なテクノロジーは、今後数年間におけるAMDのハイパフォーマンスコンピューティング分野での強化策の重要な部分を占めています。

AMDの3Dアーキテクチャーは、TSMCと共同開発し、自TSMCの「3D Fabric」技術を活用したハイブリッド接合と呼ばれる新しいプロセスによって実現しています。ハイブリッド接合は、基本的に2段階の接合方法で、第1段階は、室温で親水性誘電体と誘電体の接合し、次に機能グループの活性ダングリングボンド同士が接合する、焼きなまし工程が行われます。第2段階は、同じ(またはそれに続く)焼きなまし工程でできる直接銅対銅接合で、固相拡散接合により銅同士が接合されます。

はんだベースのマイクロバンプ技術と垂直式のTSV(他のプロセッサーメーカーが使用)は、従来のはんだベースのパッケージング技術に基づいており、50uから36uまで拡張可能です(多少低いかもしれませんが、低帯域幅アプリケーションでは問題ありません)。マイクロバンプ技術と比較して、AMDの3Dチップレットアーキテクチャーははんだを用いず、バックエンドデザインのルールベースのTSV(銅線のみの相互接続)を用いたシリコン製造方法を使用します。これはまさに、業界における先進パッケージングの転換点です。シリコン製造ベースの技術で相互接続技術が実現し、究極の帯域幅アーキテクチャーが可能となります。このような拡張性により、相互接続のエネルギー効率が3倍以上に向上し、相互接続密度が15倍以上になり、競合他社のマイクロバンプ3Dアーキテクチャーと比較して信号性能と電力性能も向上しています。

今日の多くの人気ゲームでは、PCのメモリーサブシステムに対する需要が非常に高いため、プロセッサーのメモリープールが深くなっています。AMDの3Dチップレットのプロトタイプをゲーム一覧表と比較してテストを続けたところ、1080p解像度では平均15%向上することが分かっています[3]。この15%の向上は、3Dチップレットテクノロジーを使用したアーキテクチャー世代全体のゲームパフォーマンスに相当し、先進パッケージング技術の力を表しています。技術的なコンピューティングワークロードについても同様のパフォーマンス上のメリットが得られていますが、その一部については、11月8日に行われたAMD Accelerated Data Centerイベント(英語)で詳しく説明しています。

ただし、CPUコア上の3Dキャッシュスタッキングは、AMDの3Dパッケージの導入段階に過ぎません。3Dスタッキングの未来はTSVピッチの機能であり、IP-on-IPスタッキング、マクロオンマクロスタッキング、IPフォールディング/スプリット、および回路レベルのスライシングなど、アーキテクチャーの革新を数多く生み出すでしょう。

2.5Dパッケージの革新技術は、高度なチップレットアーキテクチャーを実現する上で重要です。AMD Instinct™MI200アクセラレーターの新しい2.5「ブリッジ」アーキテクチャーとなる「Elevated Fanout Bridge(EFB)」は、この分野でもAMDが進化していることを示しています。HBMに接続する場合は、高信号密度のため、高密度のマイクロバンプが必要です。従来、シリコンインターポーザは、高密度相互接続をサポートするために、マイクロバンプを使用して配置されていました。このアプローチでは、上記のシリコン全体とHBMアセンブリをサポートするために、大きなシリコン基板が必要となります。シリコンインターポーザの信号に演算ダイを接続するため、TSVも必要です。

インタポーザアプローチの代わりとして、基板埋め込み型2.5Dブリッジアーキテクチャーがあります。TSVがないため、このアーキテクチャーは局所的な相互接続を可能にするうえ、Siインターポーザ設計よりも優れた電気系統を備えています。ただし、いろいろな点で制限があります。製造フローが複雑で、シリコンブリッジの空間を作る有機パッケージ基板に空洞が必要なのです。

EFB 2.5Dブリッジの技術革新によって、AMDはブリッジアプローチの電気的および利点を享受しながら、基板の空洞を切り分ける複雑さとコストを回避することが可能になります。 また、基板埋め込み型2.5Dよりもはるかに拡張性が高く、リソグラフィー技術を用いて定義されたアーキテクチャーを活用したウエハーレベルのプロセスを使用することで、より優れた配置精度を実現します。このアプローチにより、標準的な基板やフリップチッププロセスを使用し、基板の製造工程、バンピング、組立工程での複雑さを軽減し、容量の問題を軽減することができます。

3Dスタッキング技術の進歩とEFBなどの他の先進パッケージング技術により、この10年間の「ムーアの法則を超える」スケーリングが可能となり、モノリシック設計であっても不可能な複雑なヘテロジニアスインテグレーションスキーム対応が可能になります。未来へようこそ!

[1] EPYC-26バンプピッチとはAMD 2Dチップレット技術と比較したAMDハイブリッド接合AMD 3D V-Cache積層技術とIntel 3D積層マイクロバンプ技術を比較した計算領域密度およびバンプピッチに基づく。

[2] EPYC-27はAMD社内シミュレーションに基づき、「Foveros」技術仕様に関するインテルのデータを公開している。

[3] 2021年4月28日AMDパフォーマンスラボが実施した試験。AMD Ryzen™9 5900Xプロセッサーと12コア3Dチップレットプロトタイプを使用したプリセット高画質1920×1080の32本のPCゲームの平均FPSに基づく。結果は異なる場合があります。R5K-078。

一覧に戻る