最新サーバー向けCPU、第4世代 AMD EPYC™ の特徴「555」は世界最先端最高スペックの結晶
2023-03-15更新
現在のサーバー向けCPUをリードするCPU、第4世代「AMD EPYC™」。新しい製品は過去の製品よりも高性能であることは当然だが、今回、第3世代→第4世代への更新は、通常の世代更新よりもいくつかの大きなアップデートを含んでいる。キーワードは「5」にまつわる3つの最新技術だ。第4世代 AMD EPYC™ のキーワードは「555」と覚えていただきたい。
AMD EPYC™ 9004 シリーズ
AMD EPYC™ はデスクトップ向けCPU「 AMD Ryzen™ 」と同じZenアーキテクチャを採用し、現在第4世代まで進化している。Zenアーキテクチャはそれ以前のAMDのCPUアーキテクチャと比べIPCが向上し、合わせて当時32コアとより多くのCPUコアを搭載して登場したことも注目された。第2世代 AMD EPYC™ からはチップレット戦略と呼ぶ、1CPUダイあたり8コア、最大8CPUダイをI/Oハブ経由で接続する方式が採用された。それまでのメニーコアサーバーCPUを支えてきたビッグダイに対し、チップレット化されたCPUダイは面積を小さくでき、製品の歩留まりが飛躍的に向上するとともに、接続するCPUダイの数により充実した製品バリエーションを実現。幅広いニーズに対応できるラインナップが実現した。
さらに第3世代 AMD EPYC™ はCPUダイのキャッシュ構造などが変更され、アーキテクチャに磨きをかけるとともに、その後期、コードネーム「Milan-X」こと AMD EPYC™ 7003X シリーズでは大容量のL3キャッシュを積層する「3D V-Cache」テクノロジーが採用された。ダイを3D(垂直方向)に積層する技術だ。その容量は最大で768MB。それ以前の第3世代 AMD EPYC™ のL3キャッシュ容量は256MBだったため、3倍もの容量に拡大したことになる。FEA、CFDといったシミュレーション分野ではキャッシュヒット率が大幅に高まりパフォーマンスが向上する。
最新の第4世代 AMD EPYC™ 、コードネーム「Genoa」では第4世代のZenアーキテクチャ「Zen 4」が採用された。IPCのさらなる向上とともに、「555」に代表される新たな技術を取り込むとともに、チップレット戦略では従来8CPUダイだったところ、12CPUダイまで接続可能とし、「 AMD EPYC™ 9654 」では最大96コア192スレッドを実現している。まだGenoaには3D V-Cache搭載モデルは登場していないが、今後「Genoa-X」として2023年後半にリリースされる予定だ。
さて、そこでは「555」のそれぞれについて見ていこう。
1つ目の「5」。TSMC 5nmプロセス製造
1つ目の「5」はTSMCの5nmプロセスによる製造だ。製造プロセスの微細化は半導体のパフォーマンス向上を支える重要なテクノロジー。TSMCはAppleやNVIDIAなど、さまざまなファブレス半導体メーカーがこぞって製造を委託するファウンダリとして知られる。その5nmプロセスは現在最先端のプロセスだ。
同じA4用紙でも、文字を小さくすればより多くの文章を書ける。半導体でもこれと同様に製造プロセスが微細化すれば、単位面積あたりでより多くのトランジスタを搭載することができる。あるいはより小さなダイを実現することもできる。
実際にはCPUダイ内部もZen 3→Zen 4への進化によって構造を変えているため、トランジスタ数の増加とダイサイズの縮小というそれぞれのメリットのバランスが両立されている。Zen 3もZen 4も、8コアのCPUダイという点では同じだが、TSMC 5nmプロセスで製造されたZen 4のCPUダイ(CCD)のダイサイズは70.8mm^2で約65億トランジスタ。一世代古いZen 3のそれはTSMC 7nmプロセスを採用しておりダイサイズは837mm^2、トランジスタ数は約42億とされている。
また、電力効率も製造プロセスをシュリンクすることで向上するところだ。製造プロセスがシュリンクすれば、駆動電圧が下がりクロックも向上するといった以前ほどの効果ではないが、1ソケットあたりのコア数、1ブレードあたりのコア数が拡大することで、電力枠単位で見たパフォーマンスが向上している。コンパクトなCPUダイを実現するZenアーキテクチャは、x86サーバーCPUの中で電力効率をリードする存在だ。
2つ目の「5」。PCI Express 5.0
2つ目の「5」は、PCI Express 5.0への対応だ。PCI ExpressはPCI-SIGが策定する汎用性にすぐれたシリアル・インターフェース。拡張スロット形式によりAIなどで活用されるGPUの搭載や、高速ネットワークやストレージ用ホストバスアダプタ(HBA)といったインターフェース機能を搭載するため、また、ストレージ用途では形状を変えM.2やU.2としても利用されている。
PCI Expressに後ろに続く数値は世代を示している。1.1からスタートしたPCI Expressは当初1レーンあたり2.5Gbps(0.25GB/s、片方向)だった。これがPCI Express 2.0で0.5GB/s(5Gbps)、同3.0で約1GB/s(8Gbps)、同4.0で約2GB/s(16Gbps)、最新の同5.0で約4GB/s(32Gbps)と高速化してきた。
また、プラットフォームとしては扱うことができる総レーン数も重要だ。第4世代 AMD EPYC™ ではPCI Express 5.0を1ソケットで最大128レーン、2ソケットで160レーンを利用できる。デスクトップ向け AMD Ryzen™ 7000 シリーズのPCI Express 5.0は28レーンなので、サーバー向けCPUである AMD EPYC™ がどれだけ多くのレーン数を扱うことができるのか分かるだろう。
3つ目の「5」。DDR5メモリ
3つ目の「5」は、「DDR5」メモリをサポートした点だ。DDRメモリは世代が上がるたびに駆動電圧を引き下げ、クロック(データレート)を引き上げてきた。DDR4で1.2Vだった駆動電圧は、DDR5で1.1Vに引き下げられた。一方、データレートはDDR4が1600～3200に対し、DDR5-4800～6400に引き上げられた。
また、バースト長、バンクグループはDDR4の2倍になった。バースト長はDDR4の8に対し、DDR5では16となり、コマンド/アドレスとデータバスを効率よく利用できる。一方、バンクグループもDDR4の4グループからDDR5では8グループに増え、バンド幅を拡大している。
パフォーマンス向上という点では、リフレッシュコマンドにSame-Bankリフレッシュが追加された。これまで全バンクを対象にリフレッシュを行なっていた(All-Bankリフレッシュ)のに対し、メモリバンクグループ内で同じ番号のバンクだけにリフレッシュを行なうのがSame-Bankリフレッシュだ。
DDR4からDDR5への進化は、このように同時にいくつかの変更が行われた。Micronのレポートによれば、第4世代AMD EPYCとDDR5メモリの組み合わせは、HPCワークロードにおいて第3世代AMD EPYC＋DDR4メモリに対して2倍パフォーマンスが向上したとしている。
第4世代 AMD EPYC™ では、このDDR5メモリを12チャンネル、1チャンネルあたり2枚搭載することができ最大24枚、256GB DDR5 RDIMMの場合で6TBものメモリ空間を扱うことが可能だ。
5nm、PCIe Gen5、DDR5――「555」
第4世代 AMD EPYC™ はこのように「5」にまつわる3つの最新テクノロジーを導入した。製造プロセス、インターフェース、メモリはそれぞれCPUのパフォーマンスにとって重要な要素である。とくにインターフェースとメモリのテクノロジーは、製造プロセスほど更新サイクルが早いものではない。今回のこのインターフェースとメモリの更新は、第4世代 AMD EPYC™ の中でもとくに注目すべきところと言える。
第4世代 AMD EPYC™ についてさらなる詳細をご覧になりたい方はこちら。
第4世代 AMD EPYC™ についてのホワイトペーパーを紹介した記事はこちら。
